国内精品伊人久久久影院_欧美日韩亚洲国内综合网香蕉_freehd女厕所vedio12_91精品啪在线看国产网站

登錄 注冊
購物車0
TOP
Imgs 行業資訊

0

PCB設計

2020-07-11 10:40:08
眾所周知,制造印刷電路板就是把設計好的原理圖變成真正的印刷電路板。請不要低估這個過程。有許多事情在原則上可行,但在工程上很難實現,或者其他人不能實現其他人能實現的。因此,制造一個印刷電路板并不難,但制造一個印刷電路板卻不容易。
微電子領域的兩大難點在于高頻信號和微弱信號的處理。在這方面,印刷電路板的制造水平尤為重要。不同的人用相同的原理設計制造的印刷電路板,相同的元件會有不同的結果,那么我們怎樣才能制造出一個好的印刷電路板呢?根據我們過去的經驗,我想就以下幾個方面談談自己的看法。
A  :應闡明設計目標
要接受一個設計任務,首先要確定它的設計目標,無論是普通印制板、高頻印制板、小信號處理印制板,還是兼有高頻和小信號處理的印制板。如果是一塊普通的印制板,只要布局合理整齊,機械尺寸準確,如果有中負載線和長線,應該采取一定的措施來減輕負荷,長線應該加強驅動,重點是防止長線反射。
當電路板上有超過40兆赫茲的信號線時,應特別考慮這些信號線,如線間串擾。如果頻率更高,布線的長度將受到更嚴格的限制。根據分布參數網絡理論,高速電路與其連接之間的相互作用是系統設計中不可忽視的決定性因素。隨著柵極傳輸速度的增加,信號線上的對立將相應地增加,并且相鄰信號線之間的串擾將成比例地增加。通常,高速電路的功耗和散熱也很大,在制作高速印刷電路板時應該給予足夠的重視。
當電路板上有毫伏甚至微伏弱信號時,應特別注意這些信號線。由于小信號太弱,容易受到其他強信號的干擾,經常需要采取屏蔽措施,否則信噪比會大大降低。從而有用信號被噪聲淹沒,無法有效提取。
在設計階段還應考慮電路板的調整和測量。不能忽略測試點的物理位置和測試點的隔離,因為一些小信號和高頻信號不能直接加到探頭上進行測量。
此外,還應考慮其他相關因素,如電路板的層數、組件的封裝形狀以及電路板的機械強度。在制作印刷電路板之前,我們應該先確定本次設計的設計目標。
兩個。了解用于布局和布線的組件的功能要求
眾所周知,一些特殊元件在布局上有特殊要求,如LOTI和APH使用的模擬信號放大器,要求電源穩定,紋波小。模擬小信號部分應盡可能遠離電源設備。在OTI板上,小信號放大部分專門配有屏蔽罩,以屏蔽雜散電磁干擾。NTOI板上使用的GLINK芯片采用ECL工藝,消耗大量電能,產生大量熱量。布局時必須特別考慮散熱。如果采用自然散熱,GLINK芯片應放置在空氣流通順暢的地方,散發的熱量不會對其他芯片產生很大影響。如果板上安裝了揚聲器或其他大功率設備,可能會對電源造成嚴重污染,應引起足夠的重視。
三.考慮組件布局
元件布局中首先要考慮的因素之一是電氣性能。與連線密切相關的部件應盡可能放在一起,特別是對于一些高速線路,布局應盡可能短,電源信號和小信號裝置應分開。在滿足電路性能的前提下,還應考慮元件擺放整齊美觀,便于測試。還應認真考慮電路板的機械尺寸和插座的位置。
高速系統中的接地傳輸延遲時間和互連線也是系統設計中首先要考慮的因素。信號線上的傳輸時間對整個系統速度有很大的影響,特別是對于高速ECL電路。雖然集成電路塊本身的速度很高,但是通過使用公共互連線來增加延遲時間(延遲量大約為每30cm線路長度2納秒),這可以大大降低系統速度。與移位寄存器一樣,同步計數器是一個同步工作部件,最好放置在同一塊板上,因為時鐘信號到不同板的傳輸延遲時間不相等,這可能會使移位寄存器所有者出錯。如果不能放在板上,從公共時鐘源連到每個板的時鐘線長度必須相等,其中同步是關鍵
第四,布線考慮
隨著OTNI和star光纖網絡設計的完成,未來將需要設計更多100MHz以上高速信號線的板。在這里,我們將介紹高速線路的一些基本概念。
1.傳輸線
印刷電路板上的任何“長”信號路徑都可以被視為一種傳輸線。如果線路的傳輸延遲時間比信號的上升時間短得多,則信號上升期間產生的主反射將被淹沒。過沖、反沖和振鈴不再存在。對于目前大部分的金屬氧化物半導體電路,由于上升時間與線路傳輸延遲時間的比值要大得多,所以走線長度可以用米來測量,而不會造成信號失真。對于快速邏輯電路,特別是超高速ECL集成電路,由于邊緣速度快,如果沒有其他措施,走線長度必須大大縮短,以保持信號的完整性。
有兩種方法可以使高速電路在相對較長的線路上工作,而不會出現嚴重的波形失真。TTL采用肖特基二極管箝位法實現快速下降沿,使過沖被箝位在比地電位低一個二極管壓降的水平,減小了齒隙幅度。緩慢的上升沿允許過沖,但在“高”電平狀態下,電路相對較高的輸出阻抗(50 ~ 80)會使其衰減。此外,由于“H”級國家的高度免疫力,回扣問題并不十分突出。對于HCT系列器件,如果采用肖特基二極管夾持和串聯電阻端接,改善效果將更加明顯。
當沿著信號線存在扇出時,上面介紹的TTL  整形方法在更高的比特率和更快的邊緣速率下具有一些缺點。由于線路中存在反射波,它們往往以較高的比特率合成,這將導致嚴重的信號失真,降低抗干擾能力。因此,為了解決反射問題,在ECL系統中通常使用另一種方法:線路阻抗匹配法。這樣,可以控制反射并保證信號的完整性。
嚴格地說,對于具有慢邊緣速度的常規TTL和CMOS器件,不需要傳輸線,而對于具有快邊緣速度的高速ECL器件,不總是需要傳輸線。然而,當使用傳輸線,時,它們具有預測連線的時延和通過阻抗匹配控制反射和振蕩的優點。
決定是否采用傳輸線的基本因素有五個,它們是:(1)系統信號的邊沿速率,(2)連線距離,(3)容性負載(扇出),(4)阻性負載(線路終端模式);(5)間隙和過沖的允許百分比(交流抗擾度的降低程度)。
2.幾種類型的傳輸線
同軸電纜和雙絞線:電纜通常用于系統之間的連接。同軸電纜的特性阻抗通常為50和75,雙絞線電纜的特性阻抗通常為110。
(2)多氯聯苯上的微帶線
微帶線是一個帶狀導體,通過電介質與接地層隔開。如果線的厚度、寬度和離地平面的距離是可控的,那么它的特征阻抗也是可控的。微帶線的特征阻抗Z0是:
其中:[Er為印刷電路板介質材料的相對介電常數
6是介電層的厚度
w是線條的寬度
t是線條的粗細
單位長度微帶線的傳輸延遲時間僅取決于介電常數,與線路的寬度或間隔無關。
(3)多氯聯苯中的帶狀線
帶狀線是放置在兩個導電平面之間的電介質中間的銅帶線。如果導線的厚度和寬度、介質的介電常數以及兩個導電平面之間的距離是可控的,那么導線的特征阻抗也是可控的,并且帶狀線的特征阻抗B是:
其中:B是兩個接地板之間的距離
w是線條的寬度
t是線條的粗細
同樣,單位長度帶狀線的傳輸延遲時間與線的寬度或間距無關。僅取決于所用介質的相對介電常數。PCB設計

高都電子,為客戶創造價值!

雙面板免費加費,四層板加急打樣,厚銅電路板打樣

Xcm