在本篇文章中，我們將討論鄰近效應，并探討如何將有關鄰近效應和集膚效應的知識應用于電路板布線和訊號路徑中，以盡可能降低噪聲對系統的影響。同時，我們也將討論其它類型的噪聲源以及降低這些噪聲的方法，以最終實現電路中噪聲的最小化。 
 
鄰近效應

鄰近效應是指兩根相互鄰近的、電流流向相反的導體相互作用，使得電流集中趨向分布在彼此鄰近區域的效應，如圖1所示。

　圖1. 鄰近效應使得流向相反的高頻電流的電流總是盡可能保持最近的距離

由于集膚效應，交流電的電流主要集中在導體的表層。

當兩根導體之間的距離接近，并且/或者訊號頻率增高，鄰近效應將會使流經兩根相鄰導體的電流更為接近。產生鄰近效應的原因，是因為電流總是尋找阻抗最小的通路。除其它元素外，阻抗最小的通路一般指使環繞導體的磁場強度最小的通路。

直流的回流電流會充滿整個導體，而交流則不然。所謂阻抗最小的通路，就是兩根電流方向相對的導體所產生的磁場相互緊密結合的部分，這也是導致兩根電流方向相對的導體電流互相靠近的原因。這使得回流平面的導流線被其對應下方的反向導流線吸引，使他們相互靠近，就好像回流平面是一根緊靠在流出路徑下面的傳導回流訊號的路徑，如圖2所示。

請注意，這里我們所說的是回流平面，而不是接地平面。這樣說的原因是，回流訊號有時透過接地平面傳導，有時則透過電源平面。無論是哪一平面，只要傳導回流訊號，就稱為回流平面。

　圖2. 臨近效應使得兩條相對傳導高頻電流的導線盡量彼此接近

回流平面的電流密度（IRP）隨著距離流出訊號路徑邊緣的距離的增加而迅速下降，如方程式1所示
 

其中:
IRP表示參考平面上距承載流出訊號的路徑水平距離為“D”的電流密度
i表示訊號電流
H表示承載流出訊號的路徑與參考平面之間的距離
D表示與承載流出訊號的路徑之間的水平距離

回流平面的電流緊密跟隨在其上面（或者下面）的承載流出訊號的路徑。當D/H比為5時，距承載流出訊號的路徑邊緣“D”處的電流密度將下降到其正下方的4%以下；當D/H比為10時，距承載流出訊號的路徑邊緣“D”處的電流密度將下降到其正下方的1%以下。結果，回流平面的交電電流基本被限制在承載與其對應的流出訊號的路徑下方區域。這就是為什么我們在考慮PCB布線時不需要對接地平面進行分割的原因。而且，對接地平面的分割會造成嚴重的輻射問題，很多設計者盡管想以代價高昂的屏蔽解決這個問題，卻徒勞無功。

參考平面的回流電流緊隨其對應的流出電流，因此，只要使流出電流的路徑之間保持足夠的間距，就可避免回流平面電流之間的混合，正是這種回流平面電流的混合產生了串擾和噪聲。這里所談論的線間距離，是層間間距（圖2和方程式1中的“H”）的函數。

根據電流密度公式，可以計算出相對于承載流出訊號的路徑邊緣任意一點（或距離“D”處）的電流密度。請注意，本公式所計算的是電流密度，而不是電流。

典型的距離“H”取決于承載流出訊號的路徑和回流平面在印刷電路板上實際所處的位置︰

如果處于外層和內層之間，4層和6層電路板的典型“H”值都是75mill；
如果處于兩個內層之間，4層電路板的典型“H”值是39mill，6層電路板的典型“H”值是14mill。
請向電路板供貨商咨詢您所用電路板各平面之間的間距。

如果路徑邊緣之間的間距達到承載流出訊號和回流訊號的通路之間間距的4倍，串擾將會下降到訊號幅度的6%以下。

鄰近效應和集膚效應的綜合影響

鄰近效應和集膚效應共同作用的結果，使得導體承載電流的區域僅占其整個截面的很小一部分，實際承載電流的區域比圖3中所顯示的要小得多。

　圖3：集膚效應和鄰近效應共同作用的結果是，大幅減少了導體實際承載電流的區域

集膚效應和鄰近效應都導致導體承載電流的區域小于導體的橫截面，因此他們都會增加導體的交流電阻。
 
PCB布線對其性能的影響

除集膚效應和鄰近效應外，高頻電路還有另外一個表現為電磁干擾（EMI）的問題，這個問題表現為兩個方面︰訊號輻射和訊號接收。

當今各國政府對設備所允許的輻射能量都有具體規定。限制設備的輻射能量，可以使電路接收的干擾訊號減少，從意義上看來，這些規定是非常好的。同時，我們則需采取措施，確保我們的電路不能輻射出未經許可的頻率干擾訊號，設計實踐也告訴我們，在電路設計過程中需采取妥善的措施，避免電路接收周遭干擾訊號。不管怎么說，我們并不能確知電路何時會暴露在具有強烈干擾的環境中。

當流出電流和回流電流流動時，流出通路和回流通路之間的區域被稱為“環流區域”。環流區域越大，環繞導體周遭的電磁場也越大。而輻射就產生于環繞電磁場，環流區域越大，電磁輻射或者電磁耦合接收的能量也將增強。由于高頻電流在回流平面沿著很窄的通路流動，因此該通路就很像一條路徑并且會釋放輻射，特別是當位于接地平面上的回流電流通路由于接地平面被分割等原因而被迫偏離承載對應流出電流的路徑時，輻射更為嚴重。因此，分割接地平面決不是一個好方法。

人們通常用接地的銅膜填充印刷電路板上未使用的區域，但是，如果填充用的銅膜僅僅透過一個點接地，實際上相當于在接地平面上設計了一個可以將流經該點的能量進行輻射的天線。因此，如果不能透過一個以上的點接地，就應避免使用這種銅膜填充模式。

另一種常用方法是使用單一的接地平面和電源電路的路徑，這種方法的問題是，電容器的等效串聯電感（ESL）會導致電容器的阻抗隨頻率變化而變化，如圖4所示。使用多個具有不同容限的電容器，可以擴大被有效旁路的頻率范圍，但當頻率超過幾百MHz時，電容器就不再有用。如果設計者認為電路中不存在這樣的高頻訊號，我們不妨考慮一下這個事實，即方波中含有超過30次諧波的諧波分量，一個40 MHz數字訊號的第30次諧波的頻率是1.2 GHz (1,200 MHz)。

　圖4： 電容器可以在很窄的頻率范圍內旁路訊號
　
將這些高頻成分旁路掉的最有效方法是在電源平面和接地平面之間使用層間電容，而用于傳送電源的路徑在電源平面和接地平面之間所形成的電容太小，不能產生足夠的高頻旁路功能。

眾所周知，如果忽略邊緣效應，層間電容為︰
C = k o A / d

其中，k=層間電介質的相對電容率
o=8.854 x 10-12法拉/米
A=電容器兩個極板的面積
d=電容器兩個極板之間的間距

如果我們假定一塊k為4.1的FR-4電路板，兩個內層之間的間距為39mills，則根據方程式2計算所得，層間電容約為3.67pf/cm2，或23.65pf/inch2。

電路方面的考慮

前面我們討論了在設計混合訊號電路設備（如ADC和DAC）時需要考慮的布線方面的一些重要問題，但是，對于噪聲處理來說，這還遠遠不夠。接下來我們討論一下輸入和輸出電路如何產生噪聲以及如何防止這些問題的出現。 
 
輸入驅動方面的考慮

現下生產的絕大多數ADC都可以被看成采樣轉換器，也就是說，他們對輸入訊號進行采樣并把采樣的電壓轉換為相應的數值。圖5顯示了一個簡化的、采樣ADC輸入訊號的等效電路，圖中，"CIN"代表引腳的輸入電容，"CS"代表采樣電容器，"S"代表采樣開關，"RON"代表開關在接通狀態時的電阻。采樣的時候，開關"S"閉合，采樣電容器"CS"被充電至輸入電壓水平；在開關“S”斷開而另一個開關（圖中未顯示）閉合的轉換間隙，根據ADC設計的不同，采樣電容器上所施加的電壓被轉移到另外的一個或幾個電容器上。

當開關再次閉合以進行下一次采樣時，由于采樣電容器上的電壓被轉移到了別處，采樣電容器上的電壓與開關上一次斷開時不同。為了再次給采樣電容器充電，在ADC的輸入端會產生一個電流脈波，該電流脈波在ADC的輸入端引起一個電壓尖刺。除非采樣電容器在開關再次斷開之前未能充電到足夠有效的訊號水平，一般來說輸入端出現這種電壓尖刺并不會造成什么問題，重要的是，采樣輸入訊號必須在開關再次斷開之前達到有效訊號水平。

　圖5： 絕大多數ADC使用采樣輸入

ADC電路輸入端的電容器能累積電荷以緩解對驅動源的電流需求，使其能很快地穩定下來，但是，一般而言，運算放大器輸出端不能“容忍”較大的電容，所以通常我們在放大器輸出端串聯一個電阻將其與電容隔絕，如圖6所示。

　圖6： 絕大多數ADC使用采樣輸入

那么，如何確定圖6中的電阻Rf和電容Cf的值呢？一種有效的辦法是，先以10倍于采樣電容CS的電容限作為Cf的值，然后根據方程式3計算Rf的值，其中"n"是ADC的分辨率（位數）。

輸出電容方面的考慮

接合線的電感將旁路良好的輸出線與硅芯片隔離。當ADC的輸出引腳訊號由低向高變化時，我們可以在輸出在線觀測到負向脈波，我們稱之為“供電反彈”。如果這個輸出線用做輸出級的同時也為同一硅芯片上的其它區域所共享，這些負向脈波就會附加到這些區域的訊號上。如果該區域是數字電路，這些負向脈波會引起抖動噪聲；如果是模擬電路，這些負向脈波則會直接將噪聲引入轉換過程。

當數字輸出由高向低變化時，總線電容和被驅動設備的輸入電容上累積的電荷會流過硅芯片表層和ADC的接地引腳。接地藕合電感將硅芯片的直流輸出與設備引腳的穩定的無噪聲的地線及沖擊脈波隔離開，這些脈波的振幅會隨著被放電的輸出端的數量變化而變化。這種現象稱為“接地反彈”。硅芯片的直流成分電壓既不與地線一致，也不是一個穩定不變的電壓，而是波動變化，使得輸入訊號與地線之間因電壓差異而形成噪聲，這種噪聲又被轉換，如圖7所示。

　圖7：輸出端電容充電和放電所需要的電流會在硅芯片中產生噪聲

對于采用差動輸入的ADC，大家可能認為差動輸入的共模抑制(CMR)可以解決上述問題。事實上任何電路的CMR都會隨著噪聲頻率的升高而逐漸失效，尤其，當訊號頻率超過幾百KHZ時，CMR的效果就更差了。由于這些接地反彈脈波出現的頻率通常接近輸出數據的頻率，而且快速的電壓上升時間對應更高的頻率，對于上述高頻訊號范圍而言，CMR的效果幾乎為零。

因此，我們的任務就是盡量減小這些充電和放電電流，以此來盡量降低感應噪聲。

降低此類感應噪聲的第一步，是降低數字輸出引腳的電容性負荷，這意味著應該避免直接以ADC輸出來直接驅動總線（這就是為什么高速ADC依舊采用傳統的三態輸出模式的的原因）。較小的電容意味著充電時需要移動的電荷數量變少，因此而產生的感應噪聲自然也變低。因此，設計中非常重要的一點是，盡量使被驅動的設備具有單一的、低電容的輸入引腳，而且該設備的輸入端應盡可能靠近ADC的輸出引腳。

但是，在有些情況下，要將輸出電容降低到足以消除所引起的感應噪聲的水平是不可能的。尤其是當ADC的精度很高、參考電壓和訊號電壓水平很低并采樣率很高時，情況更是如此。這時候在盡量靠近ADC輸出引腳的地方串聯一個47到100奧姆的電阻器會有所幫助，因為串聯電阻可以限制ADC輸出引腳電容器充電和放電的電流，降低芯片上的噪聲。請參見圖8。

如果串聯電阻未能放置在盡可能靠近ADC數字輸出引腳的地方，ADC和串聯電阻之間的板間電容會增加，并因而產生比原噪聲更高的噪聲。同樣，隨著模擬數字轉換裝置精度的提升、參考電壓和訊號電壓水平的降低以及采樣率的提升，情況更是如此。當然，我們必須做到盡量縮短這些數字傳輸線的總長度。

　圖8：ADC輸出端的串聯電阻可以降低因輸出電容器充電和放電而引起的噪聲

綜合闡述

所有承載訊號的線路都是傳輸線，當線路的長度超過一定閥值時，該線路就必須被當作傳輸線處理，以避免訊號失真、時序偏差、抖動和噪聲這些問題的產生。

隨著訊號頻率的升高，集膚效應和鄰近效應將使線路阻抗的實際分量（電阻）增加。當其它線路靠近或者遠離傳輸線時，該傳輸線的阻抗會隨之變化，導致傳輸線全線的阻抗分布不均勻，因此如何處理傳輸線在布線中極其重要。對于回流平面的回流通路，情況也是如此。層間電容極端重要，因為他們可以旁路那些分散的電容器不能消除的高頻訊號成份。

總體而言，合理設計ADC的驅動電路、降低輸出電流將有助于降低那些會損害電路內部性能的噪聲。