圍繞配備主流快速充電協議的USB-PD充電器的設計，我們正在連載四篇技術文章。從提高效率、加快產品開發、優化性能、降低整體成本等方面對系列文章進行了詳細解讀。
作為本系列的最后一章，我們將介紹效率為94%的100WUSB-PD解決方案。
隨著對更大電池容量和更短充電時間的需求，對充電器功率的需求不斷增加。實現小尺寸高功率具有挑戰性，因此人們提出了各種創新方案，包括ZVS拓撲、高性能開關、創新封裝方法和寬帶隙材料，以滿足相應的設計要求。
本文介紹了一種100瓦USB-PD解決方案，并說明了如何通過使用電源開關和新的拓撲結構實現94%的效率和23W/in3的功率密度。
為了獲得更高的功率密度，需要選擇合適的拓撲結構、規格和先進的控制技術。縱觀目前大功率移動充電器市場，大功率USB-PD充電器的解決方案有很多，包括PFC  QR和PFC  LLC。然而，這些解決方案也有一些限制，這限制了它們的廣泛應用。比如QR不能實現軟開關，LLC拓撲很難用于可變輸出電壓設計。
鑒于上述情況，英飛凌引入了一種新的不對稱半橋混合反激式拓撲如圖1)。半橋和串聯電容共同驅動傳統反激式變壓器。反激式變壓器的主電感和串聯電容構成諧振電路，用于實現半橋開關的ZVS特性，并在反激式變壓器的常規退磁階段提供諧振功率傳輸。在正常工作期間，充電周期和相關功率由峰值DC電流控制，而退磁階段由時序控制，以確保適當的負預磁化，從而滿足半橋開關所需的ZVS條件。
原邊電源電路由LC諧振電路實現，由類似LLC變換器的半橋驅動。諧振電感Lr是串聯電感，可以是變壓器漏電感，也可以是變壓器漏電感加外部電感，而Lm代表變壓器的主電感。通過將諧振電容器Cr和變壓器的初級線圈連接在于正節點和半橋的中點之間，可以實現相同的轉換效果。當高端開關HS接通時，能量將儲存在Cr和Lm中，儲存的能量將隨輸入電壓和開關頻率而變化(如如圖2所示)。
當高端開關HS斷開時，變壓器中的電流將迫使半橋的中點VHB下降，直到低端開關的體二極管箝位電壓。然后，低壓側開關將在零電壓時接通，同時變壓器的相位將反轉，能量將轉移到次級側。當低端開關斷開時，前一級變壓器中感應的負電流將迫使半橋中點VHB升高其電壓，直到高端開關HS的體二極管箝位電壓，類似于前一級。在ZVS條件下，HS導通，LS關斷，但變壓器諧振回路中的電流仍然為負，這意味著諧振回路中多余的能量將被送回輸入端。
與其他反激式拓撲相比，混合反激式變壓器需要存儲的能量更少，這有助于減小充電器的尺寸。
混合反激可以實現一次側完全ZVS，二次側完全零電流，漏能也可以回收，從而提高效率。
如下式所示，輸出電壓將隨占空比而變化。對于混合反激式，更容易實現寬電壓范圍輸出，從而克服了LLC拓撲在寬電壓輸出應用中的局限性。
完整的解決方案如如圖3所示。臨界導通模式下的IRS2505和ThinPAK中的IPL60R185C7CoolMOS用于功率因數校正階段，而XDPS2201和IPLK60R360PFD7用于DC-DC階段。同時采用BSC028N06NS作為同步整流開關(以后可以用專門用于充電器同步整流的低壓ISZ0702NLS代替，進一步提高性價比)，協議控制器為CYPD3174，p-channelMOSBSZ086N03NS3作為輸出安全開關。
采用這種設置，峰值效率可達94%，待機功耗小于60mW。
軟開關技術使器件能夠在ZVS條件下工作，也就是說，金屬氧化物半導體場效應晶體管只有在其漏極-源極電壓達到0V(或接近0V)后才導通。這種策略可以消除器件的導通損耗，導通損耗通常是導致總開關損耗的主要因素。遺憾的是，由于輸出電容的“非破壞性”特性，所有的高壓SJ  MOSFETs都會遭受另一種損耗，即當MOSFET輸出電容(Coss)先充電后放電時，會有一定的能量損耗。因此，即使在ZVS條件下工作，存儲在輸出電容中的總能量(Eos)也無法恢復。這種現象與Coss的滯后特性有關，當執行Coss充電/放電循環時，可以通過大信號測量來觀察滯后特性。由于這個原因，這種損失通常被稱為Coss滯后損失(Eos，hys)。
得益于英飛凌先進的SJ技術，酷炫PFD7系列進一步降低了遲滯損失，有助于進一步提高效率。
結論
基于數字XDPS2201的ZVS混合反激式變換器可以在不同的輸入電壓和輸出電流條件下實現ZVS和零電流控制。此外，還可以回收變壓器漏電感的能量。高性能功率MOSFET有助于在60mmx40mmx18mm  100WUSB-PD設計中實現高達94%的效率。
英飛凌100 wusb-PD參考設計，體積小，效率高94%